# 3-30-05



# **PCT**

# INTERNATIONAL PRELIMINARY EXAMINATION REPORT

	PCT	51921
Anslation internation	ONAL PRELIMINARY EXAMINA	ATION REPORT
	(PCT Article 36 and Rule 70)	
Applicant's or agent's file reference FIN 399 PCT	FOR FURTHER ACTION See Notific Preliminary	cation of Transmittal of Internationa Examination Report (Form PCT/IPEA/416
nternational application No. PCT/DE2003/002119	International filing date (day/month/year) 25 June 2003 (25.06.2003)	Priority date (day/month/year) 26 June 2002 (26.06.2002)
International Patent Classification (IPC) or no H01L 21/56	ational classification and IPC	·
Applicant	INFINEON TECHNOLOGIES AG	
and is transmitted to the applicant a  2. This REPORT consists of a total of  This report is also accompany and and are the basis for	nination report has been prepared by this Intercoording to Article 36.  9 sheets, including this cover nied by ANNEXES, i.e., sheets of the descriptor this report and/or sheets containing rectifice Administrative Instructions under the PCT).	sheet. ion, claims and/or drawings which have be ations made before this Authority (see Ru
These annexes consist of a t	otal of sheets.	
3. This report contains indications rel  I Basis of the report  II Priority  III Non-establishment  IV Lack of unity of in  V Reasoned statement citations and explain  VI Certain document  VII Certain defects in	ating to the following items:  t of opinion with regard to novelty, inventive expension  nt under Article 35(2) with regard to novelty, anations supporting such statement	step and industrial applicability
3. This report contains indications rel  I Basis of the report  II Priority  III Non-establishment  IV Lack of unity of in  V Reasoned statement citations and explaint  VI Certain document  VII Certain defects in	ating to the following items:  t of opinion with regard to novelty, inventive expectation  nt under Article 35(2) with regard to novelty, anations supporting such statement  s cited  the international application  ons on the international application  Date of completic	step and industrial applicability inventive step or industrial applicability;

Form PCT/IPEA/409 (cover sheet) (July 1998)





## PCT/DE2003/002119

I. Basis of the report						
1. With regard to the elements of the international application:*						
		national application as originally filed		1		
$\boxtimes$	the desc	ription:				
		1,3-24		, as originally filed		
	pages			, filed with the demand		
	pages	2,2a , filed with the	letter of _	01 October 2004 (01.10.2004)		
$\boxtimes$	the clair	ns:				
الاسكا	pages			, as originally filed		
	pages	, as amend	ed (togethe	er with any statement under Article 19		
	pages			, med with the dome-		
	pages	1-26, filed with the	letter of _	26 November 2004 (20.11.2004)		
$\boxtimes$	the drav	wings:				
	pages	1/4-4/4		, as originally filed		
	pages			, filed with the demand		
	pages	, filed with the	e letter of			
	the sease	ence listing part of the description:		•		
لـــا	pages			, as originally filed		
1	pages			, filed with the demand		
	pages	, filed with the	e letter of			
the i	the lar the lar or 55. th regard liminary conta furnis furnis furnis intern	It to any nucleotide and/or amino acid sequence disclosed in examination was carried out on the basis of the sequence listing: ined in the international application in written form. It is together with the international application in computer readable form. It is subsequently to this Authority in written form. It is subsequently to this Authority in computer readable form. It is statement that the subsequently furnished written sequence listing attendance application as filed has been furnished. It is statement that the information recorded in computer readable form furnished.	uage rch (under l 3(b)). I prelimina the internation	which is: Rule 23.1(b)).  ary examination (under Rule 55.2 and/ mational application, the international		
in	This beyond this reput to 170, 171	the description, pages the claims, Nos the drawings, sheets/fig report has been established as if (some of) the amendments had not ad the disclosure as filed, as indicated in the Supplemental Box (Rule at sheets which have been furnished to the receiving Office in respondent as "originally filed" and are not annexed to this report since	se to an in ce they do	vitation under Article 14 are referred to not contain amendments (Rule 70.16		
** A1	ıy replac	ement sheet containing such amendments must be referred to under it				

## INTERNATIONAL PRELIMINARY EXAMINATION REPORT

IV. Lack of unity of invention				
1. In response to the invitation to restrict or pay additional fees the applicant has:				
restricted the claims.				
paid additional fees.				
paid additional fees under protest.				
neither restricted nor paid additional fees.				
2. This Authority found that the requirement of unity of invention is not complied with and chose, according to Rule 68.1, not to invite the applicant to restrict or pay additional fees.				
3. This Authority considers that the requirement of unity of invention in accordance with Rules 13.1, 13.2 and 13.3 is				
complied with.				
not complied with for the following reasons:				
<ol> <li>Consequently, the following parts of the international application were the subject of international preliminary examination in establishing this report:</li> </ol>				
all parts.				
the parts relating to claims Nos.				

Supplemental Box

(To be used when the space in any of the preceding boxes is not sufficient)

Continuation of: IV.3

This Authority has determined that the international application contains multiple inventions that are not linked by a single general inventive concept (PCT Rule 13.1)

- The method according to claim 23 is not a specially adapted method for producing a product according to claim 1. The reasons for this are as follows:
  - claim 1 also claims a device having the following technical feature:

The cone-shaped external contacts of two semiconductor chips each penetrate a different plastic layer to form through-contacts to the same printed conductor layer.

In particular, in accordance with this feature, the two semiconductor chips can be arranged such that their cone-shaped external contacts face one another (see also figure 2 of the present international application). The method of claim 23 does not appear to be suitable for producing such an arrangement.

The method of claim 23 therefore does not lead in all cases to a product according to claim 1. This method is therefore not a specially adapted method for producing a product according to claim 1, and therefore the international application does not meet the requirements of PCT Rule 13.1 with respect

(To be used who	en the spac	e in any of t	he pre	ceding boxes is not su	fficient)	 		
Continuation of								
	. to	unity	of	invention.				
1								
·								
					·			
	-					•	٠	

YES

NO

1-26

V.	Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement						
1.	Statement						
	Novelty (N)	Claims	1-26	YES			
	• • •	Claims		NO NO			
	Inventive step (IS)	Claims	1-26	YES			
	mvomive step (15)	Claims		NO			

2. Citations and explanations

Industrial applicability (IA)

This report refers to the following documents:

Claims

Claims

D1: US-B-6 204 089 (WANG TSUNG-HSIUNG) 20 March 2001

- 1. The subject matter of independent claims 1 and 23 is novel and inventive (PCT Article 33(2) and (3)).
- 1.1 Claim 1:
- 1.1.1 Document D1 is considered the closest of the searched prior art documents to the subject matter of this claim and discloses a flip-chip connection between a semiconductor chip having cone-shaped external contacts and a substrate, the cone-shaped external contacts penetrating one of the plastic layers, being fully embedded in this plastic layer and forming through-contacts to a buried printed conductor layer (see D1: column 8, lines 18-33; figure 5).
- 1.1.2 The following technical feature of this claim is not known from the prior art of D1:
  - the housing package has a hollow housing package,

one of the plastic layers forming the hollow housing package frame penetrated by the coneshaped external contacts of the semiconductor chips.

The subject matter of claim 1 is therefore novel (PCT Article 33(2)).

1.1.3 This document does not render obvious to a person skilled in the art the provision of a cavity, the plastic layer in question forming the frame of a hollow housing. The subject matter of this claim therefore involves an inventive step (PCT Article 33(3)).

#### 1.2 Claim 23:

This claim claims a method for producing an electrical component as per independent claim 1. The method features:

- application of a structured pre-crosslinked plastic layer having at least one depression for a hollow housing package onto the printed conductor layer of the circuit support, and
- penetration of the pre-crosslinked structured plastic layer by the cone-shaped external contacts of at least one of the semiconductor chips until the cone-shaped external contacts form through-contacts through the frame of the hollow housing package to the conductor layer and the at least one semiconductor chip is impressed into the pre-crosslinked structured plastic layer,

lead to a product with the technical feature previously indicated in paragraph 1.1, which is novel over the flip-chip connection known from D1 and involves an inventive step (see paragraphs 1.1.2 and 1.1.3 above). Since this feature substantiates the novelty and inventive step of the product with respect to the prior art of D1, the associated production method of independent claim 23 is likewise novel and inventive (PCT Article 33(2) and (3)).

- Claims 2-22 and 24-26 are dependent on claims 1 and 23 and therefore likewise meet the PCT novelty and inventive step requirements (PCT Article 33(2) and (3)).
- 3. Comments on the clarity of the claims (PCT Article
  6)
- 3.1 Independent claims 1 and 23 do not reveal clearly the structure of the housing package:
- 3.1.1 The technical product and method features which accompany the "buried semiconductor chip" are not apparent from these claims (PCT Article 6).
- 3.1.2 These claims do not reveal how the semiconductor chip is positioned relative to the frame of the hollow housing package. Moreover, the intended technical effect of the hollow housing package is not clear either (PCT Article 6).
- 3.1.3 The wording of these claims suggests that at least one of the cone-shaped external contacts of the semiconductor chip could also penetrate a plurality

of plastic layers, in particular the plastic layer forming the frame and a further plastic layer of the housing package. Corresponding devices and methods are not, however, disclosed by the description and the figures of the present application, and therefore these claims are not fully supported by the description (PCT Article 6).

According to the expression in claim 1 "housing package consisting of a plurality of plastic layers between which at least one buried printed conductor layer is arranged", there could also be a plurality of buried printed conductor layers between two adjacent plastic layers. Corresponding technical features are not given, however (PCT Article 6).

In addition, it is unclear whether at least one buried printed conductor layer is located between each two adjacent plastic layers (PCT Article 6).

Furthermore, this claim lacks technical features which clarify how the alternatively claimed plurality of buried printed conductor layers are bonded into the electrical connection structure of the electronic component, and in particular how these printed conductor layers are electrically connected to one another (PCT Article 6).

3.3 It is not clear from **claim 1** whether the circuit support comprises one of the plurality of plastic layers of the housing package:

The expression "housing package consisting of a plurality of plastic layers between which at least one buried printed conductor layer is arranged"

could, together with the expression "the at least one buried printed conductor layer being arranged on the upper side of a circuit support", be interpreted in this way (PCT Article 6).

- 3.4 The expression used in claim 1 "the housing package having a hollow housing package" is unclear; the claim does not contain clear technical features which enable the housing package to be differentiated from the hollow housing package (PCT Article 6).
- 3.5 According to **claim 23**, the method indicated in this claim is suitable for producing an electronic component with a housing package, wherein:
  - the housing package has a plurality of plastic layers and
  - at least one buried semiconductor chip, and
  - the semiconductor chip has cone-shaped external contacts distributed on an external side.

The method steps indicated in this claim do not, however, necessarily lead to a product having these technical feature (see also PCT Examination Guidelines, paragraph III-4.4, PCT Gazette S07/1998 (E)). Claim 23 is therefore not clear (PCT Article 6).

In claim 7, which is dependent on claim 1, the feature "one of the plastic layers forming a covering for the cavity in the hollow housing package with additional through-contacts to external contact surfaces" appears to designate the circuit support of claim 1, this circuit support being designed as a plastic layer and provided with

through-contacts to establish the electrical connection with external contact surfaces. Owing to this lack of consistency in the manner of designation, this claim is not clear (PCT Article 6).

Claim 20 has a technical feature which corresponds to this feature. Claim 20, which is dependent on claim 1, is therefore not clear for the same reasons (PCT Article 6).

4. Claims 1-26 meet the requirements of PCT Article 33(4) since they are industrially applicable.

## VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARREIT AUF DEM GEBIET DES PATENTWESENS

PCT

REC'D 10 JAN 2005

## INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

PCT

(Artikel 36 und Regel 70 PCT)

Aktenzeichen des Anmelders oder Anwalts FIN 399 PCT	WEITERES VORGEHEN slehe Mittellung über die Übersendung des Internationalen vorläufigen Prüfungsberichts (Formblatt PCT/IPEA/416)					
Internationales Aktenzeichen PCT/DE 03/02119	Internationales Anmeldedatum (TagMonatUahr) Prioritätsdatum (TagMonatUahr) 26.06.2002					
Internationale Patentklassifikation (IPK) oder nationale Klassifikation und IPK H01L21/56						
Anmelder						
INFINEON TECHNOLOGIES AG						
Dieser internationale vorläufige Pri     beauftragten Behörde erstellt und	<ol> <li>Dieser internationale vorläufige Prüfungsbericht wurde von der mit der internationalen vorläufigen Prüfung beauftragten Behörde erstellt und wird dem Anmelder gemäß Artikel 36 übermittelt.</li> </ol>					
2. Dieser BERICHT umfaßt insgesan	nt 9 Blätter einschließlich dieses Deckblatts.					
und/oder Zeichnungen, die g	ht ANLAGEN bei; dabei handelt es sich um Blätter mit Beschreibungen, Ansprüchen geändert wurden und diesem Bericht zugrunde liegen, und/oder Blätter mit vor dieser Berichtigungen (siehe Regel 70.16 und Abschnitt 607 der Verwaltungsrichtlinien zum					
Diese Anlagen umfassen insgesar	mt 10 Blätter.					
3. Dieser Bericht enthält Angaben zu l ⊠ Grundlage des Besche	_					
II Priorität						
III	s Gutachtens über Neuheit, erfinderische Tätigkeit und gewerbliche Anwendbarkeit					
IV 🛛 Mangelnde Einheitlich	keit der Erfindung					
V 🛭 Begründete Feststellur gewerblichen Anwend						
VI ☐ Bestimmte angeführte	Unterlagen					
VII □ Bestimmte Mängel de	r internationalen Anmeldung					
,.VIII □ Bestimmte Bemerkung	gen zur internationalen Anmeldung					
Datum der Einreichung des Antrags	Datum der Fertigstellung dieses Berichts					
Datam co. Emiliary co., mange						
26.01.2004	07.01.2005					
Name und Postanschrift der mit der Internat beauftragten Behörde	tionalen Prüfung Bevollmächtigter Bediensteter					
Europäisches Patentamt - Git	weis, T					
Tel. +49 30 25901 - 0 Fax: +49 30 25901 - 840	Tel. +49 30 25901-763					

# INTERNATIONALER VORLÄUFIGER PRÜFUNGSBERICHT

Internationales Aktenzeichen

PCT/DE 03/02119

i. Grundlage des Ber	'ICI	nts
----------------------	------	-----

1. Hinsichtlich der **Bestandteil**e der internationalen Anmeldung (*Ersatzblätter, die dem Anmeldeamt auf eine Aufforderung nach Artikel 14 hin vorgelegt wurden, gelten im Rahmen dieses Berichts als "ursprünglich eingereicht" und sind ihm nicht beigefügt, weil sie keine Änderungen enthalten (Regeln 70.16 und 70.17)):* 

	Bes	chreibung, Seiten					
1, 3-24			in der ursprünglich eingereichten Fassung				
	2, 2	a	eingegangen am 01.10.2004 mit Schreiben vom 30.09.2004				
	Ans	sprüche, Nr.	en de la companya de La companya de la co				
	1-26	3	eingegangen am 26.11.2004 mit Telefax				
	<b>7</b> eid	chnungen, Blätter					
			in des monumentiels einsessielsten Foreman				
	1/4-	4/4	in der ursprünglich eingereichten Fassung				
2.	Hinsichtlich der Sprache: Alle vorstehend genannten Bestandteile standen der Behörde in der Sprache, in de die internationale Anmeldung eingereicht worden ist, zur Verfügung oder wurden in dieser eingereicht, sofern unter diesem Punkt nichts anderes angegeben ist.						
Die Bestandteile standen der Behörde in der Sprache: zur Verfügung bzw. wurden in dieser Sprache eingereicht; dabei handelt es sich um:							
		rsetzung, die für die Zwecke der internationalen Recherche eingereicht worden ist					
		ssprache der internationalen Anmeldung (nach Regel 48.3(b)).					
	die Sprache der Übersetzung, die für die Zwecke der internationalen vorläufigen Prüfung eingereicht worden ist (nach Regel 55.2 und/oder 55.3).						
3.	Hins inte	sichtlich der in der inte rnationale vorläufige l	ernationalen Anmeldung offenbarten <b>Nucleotid- und/oder Aminosäuresequenz</b> ist di Prüfung auf der Grundlage des Sequenzprotokolls durchgeführt worden, das:				
		in der internationaler	n Anmeldung in schriftlicher Form enthalten ist.				
		zusammen mit der ir	nternationalen Anmeldung in computerlesbarer Form eingereicht worden ist.				
☐ bei der Behörde nachträglich in schriftlicher Form eingereicht worden ist.							
	. 🗆	bei der Behörde-nac	hträglich in computerlesbarer Form eingereicht worden ist.				
			las nachträglich eingereichte schriftliche Sequenzprotokoll nicht über den der internationalen Anmeldung im Anmeldezeitpunkt hinausgeht, wurde vorgelegt.				
		Die Erklärung, daß o Sequenzprotokoll en	lie in computerlesbarer Form erfassten Informationen dem schriftlichen itsprechen, wurde vorgelegt.				
4.	Auf	grund der Änderunge	n sind folgende Unterlagen fortgefallen:				
		Beschreibung,	Seiten:				
		Ansprüche,	Nr.:				
		Zeichnungen,	Blatt:				

## INTERNATIONALER VORLÄUFIGER **PRÜFUNGSBERICHT**

Internationales Aktenzeichen PCT/DE 03/02119

5.		Dieser Bericht ist ohne Berück angegebenen Gründen nach A eingereichten Fassung hinaus	uffass	ung der Beh	igen) der Änderungen erstellt worden, da diese aus den örde über den Offenbarungsgehalt in der ursprünglich c)).			
		(Auf Ersatzblätter, die solche Abeizufügen.)	inderu	ıngen enthalt	en, ist unter Punkt 1 hinzuweisen; sie sind diesem Bericht			
6.	Etwaige zusätzliche Bemerkungen:							
IV.	. Mai	ngelnde Einheitlichkeit der Er	findur	ng				
1.	Auf Anr	die Aufforderung zur Einschrän nelder:	kung (	der Ansprüch	e oder zur Zahlung zusätzlicher Gebühren hat der			
		die Ansprüche eingeschränkt.						
		zusätzliche Gebühren entrichte	et.					
		zusätzliche Gebühren unter W	idersp	ruch entrichte	et.			
		weder die Ansprüche eingesch	ıränkt	noch zusätzli	iche Gebühren entrichtet.			
2.	Ø	Die Behörde hat festgestellt, daß das Erfordernis der Einheitlichkeit der Erfindung nicht erfüllt ist, und hat gemäß Regel 68.1 beschlossen, den Anmelder nicht zur Einschränkung der Ansprüche oder zur Zahlung zusätzlicher Gebühren aufzufordern.						
3.	s. Die Behörde ist der Auffassung, daß das Erfordernis der Einheitlichkeit der Erfindung nach den Regeln 13.1, 13.2 und 13.3							
		erfüllt ist.						
	⊠	aus folgenden Gründen nicht e	erfüllt is	st:	$\epsilon$			
	sie	he Beiblatt						
4.		ner wurde zur Erstellung dieses rnationalen Anmeldung durchg			nationale vorläufige Prüfung für folgende Teile der			
	×	alle Teile.						
		die Teile, die sich auf die Ansp	rüche	Nr. bezieher	ı.			
٧.	. Beg	gründete Feststellung nach A verblichen Anwendbarkeit; U	rtikel nterla	35(2) hinsicl gen und Erk	ntlich der Neuheit, der erfinderischen Tätigkeit und de lärungen zur Stützung dieser Feststellung			
1.		ststellung uheit (N)	Ja:	Ansprüche	1-26			
	Erfi	nderische Tätigkeit (IS)	Ja:	Ansprüche Ansprüche	1-26			
	Ge	werbliche Anwendbarkeit (IA)	Ja:	Ansprüche: Ansprüche:	1-26			
2.	Unt	erlagen und Erklärungen:						

## INTERNATIONALER VORLÄUFIGER **PRÜFUNGSBERICHT**

Internationales Aktenzeichen PCT/DE 03/02119

siehe Beiblatt



### Zu Punkt IV

### Mangelnde Einheitlichkeit der Erfindung

Diese Behörde hat festgestellt, daß die internationale Anmeldung mehrere Erfindungen enthält, die nicht durch eine einzige allgemeine erfinderische Idee verbunden sind (Regel 13.1 PCT).

- Das Verfahren nach Anspruch 23 ist kein speziell angepasstes Verfahren zur 1. Herstellung eines Erzeugnisses nach Anspruch 1. Die Gründe hierfür sind die folgenden:
  - Mit dem Anspruch 1 wird auch eine Anordnung mit dem folgenden technischen Merkmal beansprucht:
    - Die spitzkegeligen Außenkontakte von zwei Halbleiterchips durchdringen jeweils eine andere Kunststofflage zur Ausbildung von Durchkontakten zu derselben Leiterbahnlage.

Insbesondere können im Einklang mit diesem Merkmal die zwei Halbleiterchips so angeordnet sein, dass ihre spitzkegeligen Außenkontakte zueinander zeigen (siehe hierzu auch die Abbildung 2 der vorliegenden internationalen Anmeldung). Das Verfahren von Anspruch 23 scheint nicht zur Herstellung einer derartigen Anordnung geeignet zu sein.

Das Verfahren von Anspruch 23 führt daher nicht in allen Fällen zu einem Erzeugnis nach Anspruch 1. Daher ist dieses Verfahren kein speziell angepasstes Verfahren zur Herstellung eines Erzeugnisses nach Anspruch 1, sodass die internationale Anmeldung die Anforderungen nach Regel 13.1 PCT hinsichtlich der Einheitlichkeit der Erfindung nicht erfüllt.

### Zu Punkt V

Begründete Feststellung hinsichtlich der Neuheit, der erfinderischen Tätigkeit und der gewerblichen Anwendbarkeit; Unterlagen und Erklärungen zur Stützung dieser Feststellung

In diesem Bericht wird auf die folgenden Dokumente verwiesen:

D1: US-B-6 204 089 (WANG TSUNG-HSIUNG) 20. März 2001

- Der Gegenstand der unabhängigen Ansprüche 1 und 23 ist neu und 1. erfinderisch im Sinne der Artikel 33(2) und 33(3) PCT:
- 1.1 Anspruch 1:
- Dokument D1 aus dem recherchierten Stand der Technik wird gegenüber 1.1.1 dem Gegenstand dieses Anspruchs als nächstliegender Stand der Technik angesehen und offenbart eine Flip-Chip Verbindung zwischen einem Halbleiterchip mit spitzkegeligen Außenkontakten und einem Substrat, wobei die spitzkegeligen Außenkontakte eine der Kunststofflagen durchdringen, vollständig in dieser Kunststofflage eingebettet sind und Durchkontakte zu einer vergrabenen Leiterbahnlage bilden (siehe D1: Spalte 8, Zeilen 18-33; Abbildung 5).
- 1.1.2 Aus dem Stand der Technik von D1 ist das folgende technische Merkmal dieses Anspruchs nicht bekannt:
  - Die Gehäusepackung weist eine Hohlgehäusepackung auf, wobei eine der Kunststofflagen den Rahmen der Hohlgehäusepackung bildet, der von den spitzkegeligen Außenkontakten des Halbleiterchips durchdrungen ist.

Der Gegenstand des Anspruchs 1 ist daher neu im Sinne von Artikel 33(2) PCT.

1.1.3 Dem Fachmann wird durch dieses Dokument das Vorsehen eines Hohlraumes, wobei die genannte Kunststofflage den Rahmen eines Hohlraumgehäuses bildet nicht nahegelegt. Der Gegenstand dieses Anspruchs beruht daher auf einer erfinderischen Tätigkeit im Sinne von Artikel 33(3) PCT.

### ...1.2 ...Anspruch 23:

ويهمونه والمعالي والمرابع ومعاملا والمعارض والمعارض والمتاها Mit diesem Anspruch wird ein Verfahren zur Herstellung eines elektrischen Bauteils gemäß dem unabhängigen Anspruch 1 beansprucht. Die Verfahrensmerkmale:

Aufbringen einer strukturierten vorvernetzten Kunststofflage mit mindestens einer Vertiefung für eine Hohlgehäusepackung auf die Leiterbahnlage des Schaltungsträgers, und

Durchdringen der vorvernetzten strukturierten Kunststofflage mit den spitzkegeligen Außenkontakten mindestens eines der Halbleiterchips bis die spitzkegeligen Außenkontakte Durchkontakte durch den Rahmen der Hohlraumgehäusepackung zu der Leiterlage bilden und der mindestens eine Halbleiterchip sich in die vorvernetzte strukturierte Kunststofflage einprägt,

führen zu einem Erzeugnis mit dem zuvor im Abschnitt 1.1 genannten technischen Merkmal, das gegenüber der aus D1 bekannten Flip-Chip Verbindung neu ist und auf einer erfinderischen Tätigkeit beruht (siehe die Abschnitte 1.1.2 und 1.1.3 zuvor). Da dieses Merkmal die Neuheit und erfinderische Tätigkeit des Erzeugnisses gegenüber dem Stand der Technik aus D1 begründet, ist das zugehörige Herstellungsverfahren des unabhängigen Anspruchs 23 ebenfalls neu und erfinderisch im Sinne von Artikel 33(2) und 33(3) PCT.

- Die Ansprüche 2-22 und 24-26 sind von Anspruch 1 bzw. Anspruch 23 abhängig 2. und erfüllen daher ebenfalls die Anforderungen des PCT in bezug auf Neuheit und erfinderische Tätigkeit (Artikel 33(2) und 33(3) PCT).
- 3. Anmerkungen zur Klarheit der Ansprüche (Artikel 6 PCT)
- Den unabhängigen Ansprüchen 1 und 23 ist der Aufbau der Gehäusepackung 3.1 nicht klar entnehmbar:
- 3.1.1 Die mit dem Ausdruck "vergrabener Halbleiterchip" einhergehenden technischen Erzeugnis- bzw. Verfahrensmerkmale sind diesen Ansprüchen nicht entnehmbar (Artikel 6 PCT).
- 3.1.2 Diesen Ansprüchen ist nicht entnehmbar, wie der Halbleiterchip in bezug auf den Rahmen der Hohlgehäusepackung positioniert ist. Darüber hinaus ist auch der durch die Hohlgehäusepackung beabsichtigte technische Effekt nicht ersichtlich (Artikel 6 PCT).
- 3.1.3 Der Wortlaut dieser Ansprüche legt nahe, dass mit zumindest einem der spitzkegeligen Außenkontakte der Halbleiterchips auch mehrere Kunststofflagen durchdrungen sein könnten, insbesondere auch die den Rahmen bildende Kunststofflage und eine weitere Kunststofflage der Gehäusepackung. Entsprechende Anordnungen bzw. Verfahren werden

jedoch durch die Beschreibung und die Abbildungen der vorliegenden Anmeldung nicht offenbart, sodass diese Ansprüche nicht vollständig durch die Beschreibung gestützt sind (Artikel 6 PCT).

3.2 Dem Ausdruck "Gehäusepackung aus mehreren Kunststofflagen, zwischen denen mindestens eine vergrabene Leiterbahnlage angeordnet ist" von Anspruch 1 zufolge können sich zwischen zwei benachbarten Kunststofflagen auch mehrere vergrabene Leiterbahnlagen befinden. Entsprechende technische Merkmale sind jedoch nicht angeführt (Artikel 6 PCT).

Ferner ist unklar, ob sich zwischen jeweils zwei benachbarten Kunststofflagen .... mindestens eine vergrabene Leiterbahnlage befindet (Artikel 6 PCT).

Darüber hinaus fehlen in diesem Anspruch technische Merkmale die klarstellen, wie die alternativ beanspruchten mehreren vergrabenen Leiterbahnlagen in die elektrische Verbindungsstruktur des elektronischen Bauteils eingebunden sind, insbesondere wie diese Leiterbahnlagen untereinander elektrisch verbunden sind (Artikel 6 PCT).

- 3.3 Aus Anspruch 1 geht nicht klar hervor, ob der Schaltungsträger eine der mehreren Kunststofflagen der Gehäusepackung umfasst:
  Der Ausdruck "Gehäusepackung aus mehreren Kunststofflagen, zwischen denen mindestens eine vergrabene Leiterbahnlage angeordnet ist" könnte zusammen mit dem Ausdruck "wobei die mindestens eine vergrabene Leiterbahnlage auf der Oberseite eines Schaltungsträgers angeordnet ist" in dieser Weise interpretiert werden (Artikel 6 PCT).
- 3.4 Der in **Anspruch 1** verwendete Ausdruck "wobei die Gehäusepackung eine Hohlgehäusepackung aufweist" ist unklar; klare technische Merkmale, die eine Unterscheidung zwischen der Gehäusepackung und der Hohlgehäusepackung ermöglichen, sind diesem Anspruch nicht entnehmbar (**Artikel 6 PCT**).
- 3.5 Nach **Anspruch 23** ist das mit diesem Anspruch angegebene Verfahren zur Herstellung eines elektronischen Bauteils mit einer Gehäusepackung geeignet, wobei:
  - die Gehäusepackung mehrere Kunststofflagen aufweist,
  - mindestens einen vergrabenen Halbleiterchip aufweist, und
  - der Halbleiterchip auf einer Außenseite verteilte spitzkegelige Außenkontakte aufweist.

the first of the state of the s

Die in diesem Anspruch angegebenen Verfahrensschritte führen jedoch nicht zwangsläufig zu einem Erzeugnis mit diesen technischen Merkmalen (siehe hierzu auch die PCT International Preliminary Examination Guidelines: Section IV, III-4.4, PCT Gazette S07/1998 (E)). Anspruch 23 ist daher nicht klar (Artikel 6 PCT).

3.6 Im von Anspruch 1 abhängigen Anspruch 7 scheint das Merkmal "wobei eine der Kunststofflagen eine Abdeckung des Hohlraumes der Hohlraumgehäusepackung mit zusätzlichen Durchkontakten zu Außenkontaktflächen bildet" den Schaltungsträger von Anspruch 1 zu bezeichnen, wobei dieser Schaltungsträger als Kunststofflage ausgebildet ist und mit Durchkontakten zur elektrischen Verbindung mit Außenkontaktflächen versehen ist. Wegen dieser Uneinheitlichkeit in der Bezeichnungsweise ist dieser Anspruch nicht klar (Artikel 6 PCT).

Anspruch 20 weist ein diesem Merkmal entsprechendes technisches Merkmal auf. Der von Anspruch 1 abhängige Anspruch 20 ist daher aus demselben Grunde nicht klar (Artikel 6 PCT).

Die Ansprüche 1-26 erfüllen die Anforderungen von Artikel 33(4) PCT, da sie 4. gewerblich anwendbar sind.

30. September 2004

Neue Beschreibungsseiten

5

25

30

35

dungstechnik zwischen den Außenkontakten des Halbleiterchips und einer Umverdrahtungsplatte oder eines Schaltungsträgers erforderlich wird.

Aus der Druckschrift US 6,204,089 B1 ist ein Verfahren zur Herstellung eines Halbleiterbauteils in Halbleiterbauteilchipgröße bekannt, wobei der Halbleiterchip auf einer Außenseite konusförmige Löthöcker mit scharfen Spitzenabschnitten aufweist. In diesen konusförmigen Löthöckern wird das Halbleiterbauteil in Halbleiterchipgröße auf ein Substrat mit einer Verdrahtungsstruktur aufgebracht, wobei das Substrat eine Leiterplatte sein kann. Beim Aufsetzen des Halbleiterbauteils auf die Leiterplatte mit vorbereiteten Bondflächen durchstoßen die konusförmigen Löthöcker eine Kunststofffolie oder eine Kunststoffschicht, die auf das Substrat aufgeklebt ist und kontaktieren die vorgesehenen Bondflächen.

Aus der Druckschrift EP 1 111 674 A2 ist eine Schaltungskomponente bekannt, die in eine isolierende Kunststofflage derart eingebettet ist, dass ihre Flipchip-Kontakte koplanar zu einer Oberseite der Kunststofflage eingebettet sind, sodass auf der koplanaren Oberseite eine Verdrahtungsstruktur angeordnet werden kann, die über Durchkontakte durch die Kunststofflage mit einer Verdrahtungsstruktur auf der Unterseite der Kunststofflage verbunden ist.

Aus der Druckschrift US 6,544,814 Bl ist ein Nutzen bekannt, der mehrere Halbleiterbauteilpositionen mit jeweils einem Halbleiterchip und Außenkontaktbällen in den Halbleiterbauteilpositionen aufweist.

5

10

15

20

25

30

Aufgabe der Erfindung ist es, ein elektronisches Bauteil zu schaffen, das kostengünstig herstellbar und eine verbesserte Packungsdichte von Halbleiterchips in einer Gehäusepackung ermöglicht.

Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein elektronisches Bauteil mit einer Gehäusepackung aus mehreren Kunststofflagen angegeben, das mindestens eine vergrabene Leiterbahnlage aufweist und mit mindestens einem Halbleiterchip versehen ist. Dieser Halbleiterchip weist auf seiner Außenseite verteilte, spitzkegelige Außenkontakte auf. Diese spitzkegeligen Außenkontakte durchdringen in der Gehäusepackung eine der Kunststofflagen und bilden Durchkontakte zu der mindestens einen vergrabenen Leiterbahnlage.

Unter "spitzkegelig" wird in diesem Zusammenhang ein Körper verstanden, der eine Grundfläche und eine Höhe aufweist, wobei sich seine Außenkontur von der Grundfläche aus mit zunehmender Höhe verjüngt.

Ein derartiges erfindungsgemäßes Bauteil ist kostengünstig durch Einlaminieren von Halbleiterchips in eine Kunststofflage zu realisieren, ohne dass aufwendige Durchkontakte in der Kunststofflage vorher vorzuhalten sind. Damit können sehr flache Bauhöhen realisiert werden, da die Kontaktierung zu

26.November 2004.

### Neue Patentansprüche

Elektronisches Bauteil mit einer Gehäusepackung (2) aus 5 1. mehreren Kunststofflagen (3), zwischen denen mindestens eine vergrabene Leiterbahnlage (4) angeordnet ist, und mit mindestens einem vergrabenen Halbleiterchip (5), der auf einer Halbleiterchipaußenseite (6) verteilte spitzkegelige Außenkontakte (7) aufweist, wobei die spitzke-10 geligen Außenkontakte (7) in der Gehäusepackung (2) eine der Kunststofflagen (3) durchdringen, vollständig in der Kunststofflage eingebettet sind, und Durchkontakte zu der vergrabenen Leiterbahnlage (4) bilden, wobei die mindestens eine vergrabene Leiterbahnlage (4) auf einer 15 Oberseite (27) eines Schaltungsträgers (26) angeordnet ist und über Durchkontakte (8) des Schaltungsträgers (26) und mit Außenkontaktflächen (14) auf einer Unterseite (28) des Schaltungsträgers (26) elektrisch in Ver-Ż0 · bindung steht, wobei die Gehäusepackung eine Hohlgehäusepackung aufweist, und wobei eine der Kunststofflagen den Rahmen der Hohlgehäusepackung bildet, der von den spitzkegeligen Außenkontakten des Halbleiterchips durchdrungen ist.

25

Elektronisches Bauteil nach Anspruch 1,
 da durch gekennzeichnet, dass
 das elektronische Bauteil (1) ein Multichipmodul (9) mit
 mehreren vergrabenen Leiterbahnlagen (4) und mehreren
 Halbleiterchips (5), die spitzkegelige Außenkontakte (7)
 aufweisen, ist, wobei die spitzkegeligen Außenkontakte
 (7) der Halbleiterchips (5) in der Gehäusepackung (2)
 unterschiedliche Kunststofflagen (3) durchdringen und

- 3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2,
  dadurch gekennzeichnet, dass
  das elektronische Bauteil (1) gedünnte Halbleiterchips
  (11) mit einer Dicke zwischen 30 und 100 Mikrometern als
  vergrabene Halbleiterchips (10) aufweisen.
- 10 4. Elektronisches Bauteil nach Anspruch 2 oder Anspruch 3, dadurch gekennzeichnet, dass das Multichipmodul (9) auf der Unterseite (12) und/oder der Oberseite (13) Außenkontaktflächen (14) aufweist.
- 15 5. Elektronisches Bauteil nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass das Multichipmodul (9) auf seiner Oberseite (13) Halbleiterchips (5) aufweist, die mit ihren spitzkegeligen Außenkontakten (7) die oberste Kunststofflage (15) durchdringen und Durchkontakte (8) zu einer vergrabenen Leiterbahnlage (4) bilden.
- 6. Elektronisches Bauteil nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass
  25 das Multichipmodul (9) auf seiner Oberseite (13) passive Bauelemente (16) aufweist, die über Durchkontakte (8) in der obersten Kunststofflage (15) mit einer der vergrabenen Leiterbahnlagen (4) verbunden sind.
- 7. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, sprüche, dadurch gekennzeichnet, dass eine Hohlgehäusepackung (17) die Kunststofflagen (3),

die vergrabene Leiterbahnlage (4) und den mindestens einen Halbleiterchip (5) aufweist, wobei eine der Kunststofflagen (3) eine Abdeckung (18) des Hohlraumes der Hohlraumgehäusepackung (17) mit zusätzlichen Durchkontakten (8) zu Außenkontaktflächen (14) bildet und eine weitere Kunststofflage (3) den Rahmen (19) der Hohlgehäusepackung (17) aufweist, die von den spitzkegeligen Außenkontakten (7) des Halbleiterchips (5) durchdrungen ist, wobei die spitzkegeligen Außenkontakte (7) mit den zusätzlichen Durchkontakten (8) der Abdeckung (18) elektrisch verbunden sind.

5

10

30

- Elektronisches Bauteil nach Anspruch 7,
  dadurch gekennzeichnet, dass
  die Hohlgehäusepackung (17) ein Lichtsensorgehäuse oder
  Chipkameragehäuse ist und die Abdeckung (18) eine transparente Kunststofflage (20) aufweist.
- 9. Elektronisches Bauteil nach Anspruch 7 oder Anspruch 8,
  20 dadurch gekennzeichnet, dass
  die Hohlgehäusepackung (17) ein Drucksensorgehäuse ist
  und die Abdeckung (18) eine zentrale Öffnung (21) zur
  Druckkopplung aufweist.
- 25 10. Elektronisches Bauteil nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Hohlgehäusepackung (17) ein Gassensorgehäuse ist und die Abdeckung (18) eine zentrale Öffnung (21) zum Gasaustausch aufweist.
  - 11. Elektronisches Bauteil nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass

10

30

die Hohlgehäusepackung (17) ein Schallsensorgehäuse ist und die Abdeckung (18) eine zentrale Öffnung (21) zur Schallaufnahme oder Schallabgabe aufweist.

- 5 12. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, sprüche, dadurch gekennzeichnet, dass mindestens eine der Kunststofflagen (3) einen vorvernetzten Kunststoff (22) aufweist.
- 13. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, sprüche, dadurch gekennzeichnet, dass mindestens eine der Kunststofflagen (3) Glasfaser- oder Kohlefaserverstärkungen aufweist.
- Nutzen mit mehreren Bauteilpositionen (23), wobei der Nutzen (24) mehrere Kunststofflagen (3) und mindestens eine vergrabene Leiterbahnlage (4) aufweist und wobei jede Bauteilposition (23) mindestens einen vergrabenen Halbleiterchip (5) mit auf einer Außenseite (6) verteilten spitzkegeligen Außenkontakten (7) aufweist, und wobei die spitzkegeligen Außenkontakte (7) in dem Nutzen (24) eine der Kunststofflagen (3) durchdringen, vollständig in der Kunststofflage eingebettet sind, und Durchkontakte (8) zu der vergräbenen Leiterbahnlage (4) bilden und die Bauteilpositionen jeweils ein elektronisches Bauteil gemäß einem der Ansprüche 1 bis 13 aufweisen.
  - 15. Nutzen nach Anspruch 14,
    dadurch gekennzeichnet, dass
    jede Bauteilposition (23) ein Multichipmodul (9) mit

5

20

mehreren vergrabenen Leiterbahnlagen (4) und mehreren Halbleiterchips (5), die spitzkegelige Außenkontakte (7) haben, aufweist, wobei die spitzkegeligen Außenkontakte (7) der Halbleiterchips (5) in dem Nutzen (24) unterschiedliche Kunststofflagen (3) durchdringen und Durchkontakte (8) zu unterschiedlichen vergrabenen Leiterbahnlagen (4) bilden.

- 16. Nutzen nach Anspruch 14 oder Anspruch 15,

  10 dadurch gekennzeichnet, dass
  der Nutzen (24) gedünnte Halbleiterchips (11) mit einer
  Dicke zwischen 30 und 100 Mikrometern als vergrabene
  Halbleiterchips (10) aufweist.
- 15 17. Nutzen nach einem der Ansprüche 14 bis 16,
  dadurch gekennzeichnet, dass
  der Nutzen (24) auf der Unterseite (12) und/oder der Oberseite (13) in jeder Bauteilposition (23) Außenkontaktflächen (14) aufweist.
- 18. Nutzen nach einem der Ansprüche 14 bis 17,
  dadurch gekennzeichnet, dass
  der Nutzen (24) auf seiner Oberseite (13) in jeder Bauteilposition (23) Halbleiterchips (5) aufweist, die mit
  ihren spitzkegeligen Außenkontakten (7) die oberste
  Kunststofflage (15) durchdringen und Durchkontakte (8)
  zu einer vergrabenen Leiterbahnlage (4) bilden.
- 19. Nutzen nach einem der Ansprüche 14 bis 18,
  30 dadurch gekennzeichnet, dass
  der Nutzen (24) auf seiner Oberseite (13) passive Bauelemente (16) aufweist, die über Durchkontakte (8) in

der obersten Kunststofflage (15) mit einer der vergrabenen Leiterbahnlagen (4) verbunden sind.

- 20. Nutzen nach einem der Ansprüche 14 bis 19,
  dadurch gekennzeichnet, dass
  der Nutzen (24) in einer der Kunststofflagen (3) für jede Bauteilposition (23) eine Vertiefung für eine Hohlgehäusepackung (17) mit mindestens einer vergrabenen Leiterbahnlage (4) und mit mindestens einem Halbleiterchip
  (5) aufweist, wobei eine weitere der Kunststofflagen (3)
  eine Abdeckung (18) des Hohlraums der Hohlraumgehäusepackung (17) mit zusätzlichen Durchkontakten (8) zu Außenkontaktflächen (17) bildet.
- 15 21. Nutzen nach einem der Ansprüche 14 bis 20,
  dadurch gekennzeichnet, dass
  der Nutzen (24) mindestens eine Kunststofflage (3) eines
  vorvernetzten Kunststoffs (22) aufweist.
- 20 22. Nutzen nach einem der Ansprüche 14 bis 21,
  dadurch gekennzeichnet, dass
  der Nutzen (24) mindestens eine Kunststofflage (3) mit
  Glasfaser- oder Kohlefaserverstärkungen aufweist.
- 25 23. Verfahren zur Herstellung mindestens eines elektronischen Bauteils (1) mit einer Gehäusepackung (2) aus mehreren Kunststofflagen (3), mit mindestens einer vergrabenen Leiterbahnlage (4) und mit mindestens einem vergrabenen Halbleiterchip (5), der auf einer Außenseite (6) verteilte spitzkegelige Außenkontakte (7) aufweist, wobei die spitzkegeligen Außenkontakte (7) in der Gehäusepackung (2) eine der Kunststofflagen (3) durchdringen, vollständig in der Kunststoffgehäuselage eingebettet

sind und Durchkontakte (8) zu der vergrabenen Leiterbahnlage (4)bilden, das folgende Verfahrensschritte aufweist:

- Herstellen eines Schaltungsträgers (26) mit Außenkontaktflächen (14) auf der Unterseite (12) des
  Schaltungsträgers (26) und einer Leiterbahnlage (4)
  auf der Oberseite (27) des Schaltungsträgers (26),
  wobei die Außenkontaktflächen (14) und die Leiterbahnlage (4) über Durchkontakte (8) durch den
  Schaltungsträger (26) elektrisch verbunden werden ,
- Herstellen von Halbleiterchips (5) mit spitzkegeligen Außenkontakten (7),
- Aufbringen einer strukturierten vorvernetzten Kunststofflage (22) mit mindestens einer Vertiefung (25) für eine Hohlgehäusepackung (17) auf die Leiterbahnlage (4) des Schaltungsträgers (26),
- Durchdringen der vorvernetzten strukturierten
  Kunststoffslage (22) mit den spitzkegeligen Außenkontakten (7) mindestens eines der Halbleiterchips
  (5) bis die spitzkegeligen Außenkontakte (7) Durchkontakte (8) durch den Rahmen der Hohlraumgehäusepackung (17) zu der Leiterbahnlage bilden und der
  mindestens eine Halbleiterchip (5) sich in die vorvernetzte strukturierte Kunststofflage (22) einprägt,
- Aushärten und Vernetzen der vorvernetzten Kunststofflage (22) zu einer Kunststofflage (3);
- Funktionstest des elektronischen Bauteils (1) über die Außenkontaktflächen (14) des Schaltungsträgers (26).
- 24. Verfahren nach Anspruch 23,
  dadurch gekennzeichnet, dass

GEAENDERTES BLATT

5

10

\_\_\_

15

20

25

30

vor dem Aushärten und Vernetzen der vorvernetzten Kunststofflage (22) eine weitere vorvernetzte Kunststofflage (22) zur Abdeckung des Halbleiterchips (5) aufgebracht wird.

5

10

- 25. Verfahren nach einem der Ansprüche 23 bis 24, dadurch gekennzeichnet, dass auf eine oberste Kunststofflage (15) eine obere Leiterbahnlage (4) aufgebracht wird, die mit Halbleiterchips (5) und/oder passiven Bauelementen (16) zu einem Multichipmodul (9) bestückt wird.
- 26. Verfahren nach einem der Ansprüche 23 bis 25,
  dadurch gekennzeichnet, dass
  die beanspruchten Verfahrensschritte zur Herstellung eines Nutzens (24) mit mehreren Bauteilpositionen (23)
  durchgeführt werden und der Nutzen (24) abschließend zu einzelnen elektronischen Bauteilen (1) aufgetrennt wird.